少年

B |       推动科技创新和产业创新深度融合，是以高水平科技自立自强引领发展新质生产力的关键。

IT之家注意到，在 Hot Chips 2026 大会上，SK 海力士封装工程副总裁 Jaesik Lee 发表了题为“高带宽内存的先进封装”（Advanced Packaging for High-Bandwidth Memory）的简报，阐述了公司计划如何利用先进封装技术加速其 HBM 路线图。二者的融合，既是培育新质生产力的内在要求，也是支撑新质生产力发展的重要根基。  当前，新一轮科技革命和产业变革加速演进，前沿技术迭代速度持续加快，产业结构变革纵深推进，新产业、新业态、新模式不断涌现，为新质生产力培育提供了广阔空间。该公司首先介绍了 HBM 目前的制造方式。科技创新和产业创新深度融合，能够精准破解科研与产业脱节的痛点难点，引导高校、科研院所紧贴市场需求、产业短板开展核心技术攻关，倒逼科研布局、学科建设和人才培养体系迭代优化。同时，可有效打通创新全链条，构建起“科技创新—成果转化—产业升级—科技再创新”的良性循环，持续提升国家创新体系效能。HBM 结构由 3D 堆叠结构组成，通过 TSV（硅通孔）将多个核心芯片（DRAM IC）连接到基底裸片（base die）。  党的十八大以来，我国科技事业实现跨越式发展，科技创新实力持续攀升。

C | HBM 目前最高可达 16 层，即 16-Hi 堆叠。HBM 与 GPU 是独立的芯片，但通过 2.5D 封装安装在同一个硅中介层上。但原始创新能力仍有短板，部分关键核心技术受制于人，创新赋能产业发展的潜力尚未完全释放。立足新发展阶段、贯彻新发展理念，必须坚定不移推进科技自立自强，推动科技创新供给与产业升级需求精准匹配、双向赋能，以高质量科技供给夯实产业体系的完整性、先进性、安全性，持续塑造我国发展新的竞争优势。  推动科技创新和产业创新深度融合，要用好有为政府与有效市场的“组合拳”，破除体制机制堵点，构建系统完备的创新生态。要依托新型举国体制强化国家战略科技力量布局，统筹科研院所、高校、科技领军企业创新资源，构建“基础研究、技术攻关、产业应用”全链条创新体系。依托京津冀、长三角、粤港澳大湾区等国际科创中心，统筹区域创新布局，集聚优势资源建设重大科创平台与中试基地，推动创新发展由分散突破向系统跃升转变。每个 HBM 模块还通过硅中介层包含 1024 个 IO 和 16 个通道，这些 IO 通过 PHY 将 HBM 堆叠连接到 XPU。

D | HBM 作为 DRAM 解决方案之所以重要，是因为它节省空间、功耗和运营成本。典型的 GDDR6 方案可提供 24GB 容量和 768GB/s 带宽，而配备四个堆叠的 HBM3E 方案可节省多达一半的空间，同时提供高达 144GB 容量和 4TB/s 带宽。SK 海力士目前的路线图将 HBM4 作为顶级产品，DRAM 密度高达 24Gb，容量最高达 36GB，总计 2048 个 IO 位，IO 速度最高 8Gbps，带宽达 2048GB/s。

HBM4 的封装高度和尺寸都有所增加，集成的 TSV 和微凸点也比 HBM3E 更多。具体成果如下：带宽超过 2TB/s功耗效率提升 40% 以上相比 HBM3E 耐热性提升 14% 以上容量最高 48GB（12-Hi 已量产，16-Hi 正在认证中）Z 轴高度 775 微米，尺寸 12.8x11 平方毫米16,148 个底部微凸点超过 2 万个 TSV

目前主要有两种 HBM 封装技术：热压键合 + 非导电膜（TC+NCF）和整体回流 + 模塑底部填充（MR+MUF）。TC+NCF 对芯片翘曲问题有更好的抵抗力，但热阻更高、生产率较低。同时持续深化科研体制改革，破除“四唯”束缚，优化科研经费管理、完善分类评价机制，赋予科研人员更大自主权，充分释放人才创新活力。

E |   企业是创新的主体，是衔接科技与产业的关键枢纽。MR+MUF 生产率更高、热阻更低，但更容易出现芯片翘曲，且在间隙填充方面存在缺陷。

F | 激活融合发展动能，要牢牢把握企业创新主体地位，构建需求牵引、市场主导的协同创新格局。健全“企业出题、科研答题、市场阅卷”的产学研协同机制，推动技术、人才、资本、数据等优质创新要素向企业集聚，支持科技领军企业牵头组建创新联合体、承接重大科技攻关任务。落实研发费用加计扣除等惠企政策，壮大科技型企业梯队，依托科技金融、耐心资本破解中小科技企业融资难题。

G | 坚持应用为王、实效导向，聚焦产业短板弱项攻坚关键共性技术、前沿颠覆性技术，推动产业向智能化、绿色化、高端化转型。SK 海力士还重点介绍了其 HBM 工艺流程，包括从晶圆厂到客户系统的六个关键阶段。  成果落地是检验融合实效的试金石。夯实融合发展根基，必须系统施策、精准发力，打通科技成果落地见效的“最后一公里”。

SK 海力士在 HBM 封装中集成了四项关键技术，包括：TSV（硅通孔）形成晶圆减薄微凸点形成芯片堆叠 / 底部填充先进的 MR-MUF 已应用于 SK 海力士的 16-Hi HBM3E 方案，并引入了两项新技术：翘曲控制和细间距互连与窄间隙填充。

H | 总封装高度增至 775 微米，芯片厚度缩减至 0.9 倍，间隙高度缩减至 0.5 倍，凸点间距缩减至 0.9 倍。要紧盯集成电路、基础软件、先进材料、工业母机等重点领域，集中优势资源开展关键核心技术攻关，持续加大基础研究投入，深入实施“人工智能+”行动，持续产出更多原创性、标志性科技成果。

I | 深化职务科技成果赋权改革，完善首台（套）、首批次、首版次激励政策，布局建设概念验证、中试转化平台，健全知识产权保护和市场化运营机制。展望未来，还有一些关键挑战需要解决。同时优化区域创新布局，强化央地协同联动，鼓励各地立足禀赋培育特色产业集群，依托高水平对外开放汇聚全球创新资源，持续完善创新治理、厚植创新文化。（金观平）。

J | 首先是随着带宽需求激增带来的 HBM 功耗上升，其次是散热问题以及 TSV 区域面积。

K | 随着 TSV 数量增长，尽管 TSV 间距不断缩小，但所占面积仍在持续增加。此外，每两代带宽近乎翻倍，给现有工艺和封装技术带来了 2.2 倍的热负担。因此，SK 海力士正在研究混合键合（Hybrid Bonding）等未来技术方案，以突破 16-Hi 堆叠限制，通过更窄的间距提供更高性能，并通过更高的导电性实现更好的散热效率。SK 海力士展示的数据显示，与 MR-MUF 工艺相比，混合键合可使核心芯片厚度增加 24%，TSV 间距小于 18 微米。即使堆叠层数增加，混合键合的热阻仍可降低 35%。与三星的 HPB（散热路径模块）类似，SK 海力士正在开发自己的局部热点缓解技术，名为 I-HBM，该技术在 HBM D2D PHY 区域（热点附近）嵌入高导热且电绝缘的冷却组件，打造专用散热路径，可额外降低 30% 以上的热阻。

L | 展望未来，SK 海力士计划通过 TSV 数量翻倍、结合逻辑工艺集成提升 IO 速度来增加带宽，同时利用最新优化的逻辑代工工艺解决功耗 / PDN（电源分配网络）挑战，通过“无处不在”的电源 TSV 大幅改善 PDN。HBM 技术对更高功率密度、带宽和堆叠高度的持续追求，带来了显著的热学、力学和封装挑战，其驱动因素包括更厚的氧化层、更密集的 TSV 和不断攀升的引脚速度。MLMO、优化的微凸点、新兴的混合键合（用于改善热导率、工艺窗口和更细的间距）以及 I-HBM 等热点解决方案正在积极应对这些问题。然而，随着堆叠向 16-20 层高度演进，架构向与逻辑芯片更紧密的 3D 集成方向发展，成功将要求设计、材料、客户工艺和中介层技术之间更紧密的协同优化。行业内的持续合作对于满足未来工作负载对容量和带宽的需求仍然至关重要。该公司还在其 2.5D HBM 方案幻灯片中展示了英特尔 EMIB 封装技术，与 CoWoS-L、CoWoS-R 和 CoWoS-S 并列。

M | 值得注意的是，有传闻称英特尔和 SK 海力士将在存储领域成立合资公司。SK 海力士还展示了不同的先进封装技术如何以不同方式对 HBM / 中介层施加应力。最后，SK 海力士着眼于未来的 3D 集成，这将使其能够在加速器之上堆叠 HBM，一旦先进逻辑和先进封装技术成熟，这将是人人都想实现的一步。